Chanjman lojik: Chanjman gòch (LSL) ak chanjman dwa (LSR) pad ki manke Bits ak zewo. Operatè Verilog yo<< and >>.
Chanjman aritmetik: Chanjman dwa kenbe ti siy la (ASR). Operatè yo itilize pou operasyon ki siyen.
Wotasyon Shift: Chanjman dwa (ROR) chanje ti kras ki pi piti a nan ti ki pi enpòtan an. Achitekti ARM sipòte mòd RRX ak yon drapo pote.
Shift Overflow: Mete drapo CA a nan rejis estati a pou analiz enstriksyon ki vin apre.
Nan achitekti MIPS la, shifter la aplike pre-pwosesis ekstansyon bit-pou enstriksyon miltiplikasyon, pou konplete chanjman opérand 32-bit nan yon sèl sik. Pwosesè ARM amelyore efikasite ansanm enstriksyon ak yon shifter barik, ki pèmèt operasyon chanjman yo dwe entegre nan enstriksyon sou mouvman done yo. Pwosesè X-DSP itilize yon shifter amelyore pou fè echèl koyefisyan ak aliyman done nan filtè FIR. Pa 2024, inite shifter yo nan dènye chips DSP yo pral sipòte chanjman san pèt soti nan opinyon 16-bit rive nan pwodiksyon 40-bit.
